TECNOLOGÍAS DE DISEÑO DE CIRCUITOS INTEGRADOS. (Exelente la explicación sobre FPGA, ver teorema de Shannon justifica 4 inputo to lookup table, PARA MANTENER UN EQUILIBRIO ENTRE AREA Y RETARDO )
Grupo de Comunicaciones y Teledetección
Universidad de La Laguna (http://www.ull.es/)
Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas http://webpages.ull.es/users/emagcas/index_archivos/apuntes_sed/Arquitectura_FPGA.pdf
MAYO 30 2009
COMPUTER GRAPHICS
[[http://www.cse.dmu.ac.uk/~bb/Teaching/ComputerSystems/ComputerGraphics/ComputerGraphics.htm#1 Introduction]] .
TUTORIAL VHDL (EMPRESA PERUANA DEDICADA AL DESARROLLO ELECTRONICO)
http://www.diglensy.com/Tutorialvhdl.pdf
TECNOLOGÍAS DE DISEÑO DE CIRCUITOS INTEGRADOS. (Exelente la explicación sobre FPGA, ver teorema de Shannon justifica 4 inputo to lookup table, PARA MANTENER UN EQUILIBRIO ENTRE AREA Y RETARDO )
Grupo de Comunicaciones y Teledetección
Universidad de La Laguna (http://www.ull.es/)
Dpto. de Física Fundamental y Experimental, Electrónica y Sistemas
http://webpages.ull.es/users/emagcas/index_archivos/apuntes_sed/Arquitectura_FPGA.pdf
JUNIO 2 DE 2009.
VLIW ( VERY LARGE INSTRUCTION WORD)
http://www.research.ibm.com/vliw/
http://www.research.ibm.com/vliw/basic.html
http://www.research.ibm.com/vliw/prototype.html PROTOTIPO DE PROCESADOR VLIW DE IBM
VISTA PREVIA libro base
http://books.google.com.co/books?id=M4WFBz6PkKYC&pg=PA38&lpg=PA38&dq=SSE+COPROCESSOR+PARALLELISM&source=bl&ots=PzO-1JAwoD&sig=JRNkwVU1nI9nhEuwkNY4xeWT9kc&hl=es&ei=2aElSqf7N5yqtgf30tTsBg&sa=X&oi=book_result&ct=result&resnum=1
SUPER ESCALAR (esto tiene copy rights)
http://www.phy.ornl.gov/csep/ca/ca.html (Ver 3.5.2 item )
SUPER ESCALAR , PIPELINE
http://www.csi.ucd.ie/staff/jcarthy/home/alp/alp7.html ( DE AQUI IMAGEN DE SUPE ESCALAR , MUY BUENA EXPLICACION ! )
JUNIO 4 2009
VER ESTE ARTICULO
For selected algorithms such accelerators can sometimes speed up the applications containing them by an order of magnitude or more
http://www.top500.org/2007_overview_recent_supercomputers/systems_under_development
JUNIO 5 2009
LENGUAJE HDL C EN NET LIST PARA FPGA
http://www.eecg.toronto.edu/RESEARCH/tmcc/tmcc/
FPGA Research At the University of Toronto
http://www.eecg.toronto.edu/EECG/RESEARCH/FPGA.html
RASC EJEMPLO Y TUTORIAL
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi/srch13@core%20services/linux/bks/SGI_EndUser/books/RASC_UG/sgi_html/ch10.html#LE28054-PARENT
SWITCHBOX ARQUITECTURA FPGA DIBUJO CAMBIAR A ESTE
http://www.eecg.toronto.edu/~vaughn/challenge/fpga_arch.html
JUNIO 8 2009 LUNES .... ( ESTOY EN EL TRAMO FINAL )
IMPLEMENTACION OVERVIEW
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi?coll=linux&db=bks&srch=core%20services&fname=/SGI_EndUser/RASC_UG/sgi_html/ch07.html
MITRION HERRAMIENTA PARA PROGRAMAR FPGA RECOIENDA SGI
http://www.mitrion.com/?document=Mitrion_product_brief.pdf
DIBUJOS DE ISLAND RAW PARA UTLIZAR
http://www.eecg.toronto.edu/~jayar/pubs/kuon/foundtrend08.pdf
MAS DIBUJOS
http://www.ecs.umass.edu/ece/tessier/courses/636/lect05-ece636.pdf
VHDL COOKBOOK
http://www.uniroma2.it/didattica/labele/deposito/vhdl_cookbook.pdf
FICHA BIBLIOGRAFICA:
The VHDL CookbookFirst EditionJuly, 1990Peter J. AshendenDept. Computer ScienceUniversity of AdelaideSouth Australia
© 1990, Peter J. Ashenden
JUNIO 10 DE 2009
Arquitectura de computadores VISTA APRCIAL EN GOOGLE
http://books.google.com.co/books?id=2wWZyKu60cAC&pg=PA402&lpg=PA402&dq=ALGORITMO+PARA+SUMAR+DOS+NUMEROS+BINARIOS+DE+UN+BIT&source=bl&ots=DPHJj-arvw&sig=nuvTGfV8zYbC74VrxMgbJz4vRDo&hl=es&ei=AfcvSo74J4ONtgeesciODA&sa=X&oi=book_result&ct=result&resnum=3#PPA356,M1
ESTRUCUTRA BÁSICA EN VHDL
http://rua.ua.es/dspace/bitstream/10045/3928/1/S2_2_ESTRUCTURA_BASICA_DE_DISEÑO.pdf
--FLUJO DE DATOS , ESTRUCTURAL EXPLICACION:
http://es.wikibooks.org/wiki/VHDL_/_Introducción
JUNIO 11 DE 2009
-- APUNTES GUIA MIA
http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html#_Toc526061342
-- ARQUITECTUIRA STRUCTURAL
http://www.cannic.uab.es/docencia/DSD/Apunts/VHDLEstructurat.pdf
LIBRERIAS WORK
http://www.uniovi.es/ate/marta/electronica%20digital/presentaciones/leccion11.ppt
--CONSTRAINS EN VHDL
http://books.google.com.co/books?id=aWWpc50wChIC&pg=PA237&lpg=PA237&dq=constraints+vhdl&source=bl&ots=I41AyXbz2a&sig=76oxH_G9tx45DXdEWVcZQeG2NpQ&hl=es&ei=oac2SrLuB5iNtged3-z4Dg&sa=X&oi=book_result&ct=result&resnum=4#PPA233,M1
-- TRASALTE , MAP , PALCE & ROUTE
http://www.uv.es/rosado/dcse/prac1XilinxISEintrod.pdf
--- TRANSLATE ETC
http://ece.gmu.edu/coursewebpages/ECE/ECE448/S09/documentation/FPGA_Design_Flow_Xilinx.pdf
-- ayuda en xilinx ISE instalado
file:///C:/Xilinx/doc/usenglish/help/iseguide/iseguide.htm#html/ise_b_overview.htm
-- MANUAL ISE HELP EN LA WEB INTEGRATED SOFTWARE ENVIEROMENT
http://www.xilinx.com/itp/xilinx8/help/iseguide/iseguide.htm#html/ise_fpga_design_flow_overview.htm
-- ESTE ARTICULO ES DE JUNIO 16 DE 2009 : MUY BUENO SOBRE LO ULTIMO EN RECONFIGURABLE DRC (COMPUTER ) AND CRAY AND CRIPTIGHAPY AND MILITARY:
http://www.hpcwire.com/features/Acquisition-of-the-Week-DRC-Computer-Corporation-47529927.html
-- diccionario y pronunciación en INGLES:
http://dictionary.reference.com/browse/database
---